ST RM0433 Resetiranje i kontrola sata

Tehnički podaci:

• Naziv proizvoda: RM0433 Referentni priručnik
• Revizija: 7
• Objavljeno: veljača 2020
• Stranice: 3319
• Proizvođač: www.st.com

Upute za uporabu proizvoda

RCC AHB4 registar sata (RCC_AHB4ENR)

Ovaj registar kontrolira razne uključenosti perifernog sata. Ispod su detaljna objašnjenja za svaki bit:

• Bit 28 – BKPRAMEN: Sigurnosni RAM sat Omogući
  • Kontrolira sat za Backup RAM. Zadana vrijednost je onemogućena nakon resetiranja.
• Bit 25 – HSEMEN: HSEM Peripheral Clock Enable
  • Kontrolira sat za HSEM periferiju. Zadana vrijednost je onemogućena nakon resetiranja.
• Bit 24 – ADC3EN: Omogući periferne satove ADC3
  • Omogućuje satove za ADC3 periferne uređaje uključujući sat jezgre odabran od strane ADCSEL i sat sučelja sabirnice rcc_hclk4.
• Bit 21 – BDMAEN: Omogući BDMA i DMAMUX2 sat
  • Omogućuje taktove za BDMA i DMAMUX2 periferne uređaje.
• Bit 19 – CRCEN: Omogući CRC periferni sat
  • Omogućuje sat za CRC periferiju.
• Bitovi 10-3 – GPIOKEN u GPIODEN: Omogućuje GPIO periferni sat
  • Omogućite taktove za GPIO periferije K do D.

Često postavljana pitanja (FAQ):

• P: Koje su zadane postavke za registar sata RCC AHB4?
  O: Prema zadanim postavkama nakon resetiranja, većina perifernih satova je onemogućena osim ADC3 perifernih satova koji su omogućeni.
• P: Kako mogu promijeniti postavke sata za određeni periferni uređaj?
  O: Možete postaviti ili resetirati odgovarajući bit u registru sata RCC AHB4 pomoću softvera da biste omogućili ili onemogućili sat za tu specifičnu periferiju.

Uvod

• Ovaj referentni priručnik namijenjen je programerima aplikacija. Pruža potpune informacije o tome kako koristiti memoriju i periferne uređaje mikrokontrolera STM32H742xx, STM32H743/53xx i STM32H750xB.
• STM32H742, STM32H743/753 i STM32H750 su linije mikrokontrolera s različitim veličinama memorije, paketima i periferijama.
• Za informacije o naručivanju, mehaničkim i električnim karakteristikama uređaja pogledajte odgovarajuće podatkovne tablice.
• Za informacije o Arm® Cortex®-M7 s FPU jezgrom, pogledajte odgovarajuće Arm Technical Reference Manuals.

Povezani dokumenti

• Arm® Cortex®-M7 Tehnički referentni priručnik, dostupan na www.arm.com.
• Priručnik za programiranje Cortex®-M7 (PM0253).
• STM32H742xx, STM32H743xx i STM32H753xx podatkovne tablice
• STM32H750xB podatkovna tablica

RCC AHB4 registar sata (RCC_AHB4ENR)

Ovom se registru može pristupiti putem dvije različite offset adrese.

Registrirajte ime	Pomak adrese	Vrati vrijednost
RCC_AHB4ENR	0x0E0	0x0000 0000
RCC_C1_AHB4ENR	0x140

• Bitovi 31:29 Rezervirani, moraju se držati na resetiranoj vrijednosti.
  • Bit 28 BKPRAMEN: Omogući pričuvni RAM sat
    • Postavljanje i resetiranje softverom.
    • 0: Sigurnosni RAM sat onemogućen (zadano nakon resetiranja)
    • 1: Sigurnosni RAM sat omogućen
• Bitovi 27:26 Rezervirani, moraju se držati na resetiranoj vrijednosti.
  • Bit 25 HSEMEN: HSEM periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: HSEM periferni sat onemogućen (zadano nakon resetiranja)
    • 1: HSEM periferni sat omogućen
  • Bit 24 ADC3EN: Omogućeni periferni taktovi ADC3
    • Postavljanje i resetiranje softverom.
    • 0: periferni satovi ADC3 onemogućeni (zadano nakon resetiranja)
    • 1: periferni satovi ADC3 omogućeni
    • Periferni satovi ADC3 su: sat jezgre odabran od strane ADCSEL i dostavljen adc_ker_ck_inputu, i sat sučelja sabirnice rcc_hclk4.
• Bitovi 23:22 Rezervirani, moraju se držati na resetiranoj vrijednosti.
  • Bit 21 BDMAEN: Omogućavanje takta BDMA i DMAMUX2
    • Postavljanje i resetiranje softverom.
    • 0: BDMA i DMAMUX2 sat onemogućen (zadano nakon resetiranja)
    • 1: BDMA i DMAMUX2 sat omogućen
  • Bit 20 rezerviran, mora se držati na resetiranoj vrijednosti.
  • Bit 19 CRCEN: omogućen CRC periferni sat
    • Postavljanje i resetiranje softverom.
    • 0: CRC periferni sat onemogućen (zadano nakon resetiranja)
    • 1: CRC periferni sat omogućen
• Bitovi 18:11 Rezervirani, moraju se držati na resetiranoj vrijednosti.
  • Bit 10 GPIOKEN: GPIOK periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOK periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOK periferni sat omogućen
  • Bit 9 GPIOJEN: GPIOJ periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOJ periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOJ periferni sat omogućen
  • Bit 8 GPIOIEN: GPIOI periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOI periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOI periferni sat omogućen
  • Bit 7 GPIOHEN: GPIOH periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOH periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOH periferni sat omogućen
  • Bit 6 GPIOGEN: GPIOG periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOG periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOG periferni sat omogućen
  • Bit 5 GPIOFEN: GPIOF periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOF periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOF periferni sat omogućen
  • Bit 4 GPIOEEN: GPIOE periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOE periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOE periferni sat omogućen
  • Bit 3 GPIODEN: GPIOD periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOD periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOD periferni sat omogućen
  • Bit 2 GPIOCEN: GPIOC periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOC periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOC periferni sat omogućen
  • Bit 1 GPIOBEN: GPIOB periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOB periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOB periferni sat omogućen
  • Bit 0 GPIOAEN: GPIOA periferni sat omogućen
    • Postavljanje i resetiranje softverom.
    • 0: GPIOA periferni sat onemogućen (zadano nakon resetiranja)
    • 1: GPIOA periferni sat omogućen

I/O opće namjene

Uvod
Svaki I/O port opće namjene ima četiri 32-bitna konfiguracijska registra (GPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR i GPIOx_PUPDR), dva 32-bitna registra podataka
(GPIOx_IDR i GPIOx_ODR) i 32-bitni set/reset registar (GPIOx_BSRR). Osim toga, svi GPIO-ovi imaju 32-bitni registar za zaključavanje (GPIOx_LCKR) i dva 32-bitna registra za odabir alternativne funkcije (GPIOx_AFRH i GPIOx_AFRL).

GPIO glavne značajke

• Izlazna stanja: push-pull ili otvoreni odvod + pull-up/down
• Izlazni podaci iz registra izlaznih podataka (GPIOx_ODR) ili periferije (izlaz alternativne funkcije)
• Odabir brzine za svaki I/O
• Ulazna stanja: plutajuće, pull-up/down, analogno
• Ulazni podaci u registar ulaznih podataka (GPIOx_IDR) ili periferni uređaj (unos alternativne funkcije)
• Registar za postavljanje i poništavanje bitova (GPIOx_ BSRR) za bitni pristup upisivanju u GPIOx_ODR
• Mehanizam za zaključavanje (GPIOx_LCKR) osiguran za zamrzavanje konfiguracija I/O porta
• Analogna funkcija
• Registar odabira alternativne funkcije
• Brzi prekidač koji se može mijenjati svaka dva takta
• Vrlo fleksibilno multipleksiranje pinova omogućuje korištenje I/O pinova kao GPIO-a ili kao jedne od nekoliko perifernih funkcija

GPIO funkcionalni opis

Ovisno o specifičnim hardverskim karakteristikama svakog I/O porta navedenog u podatkovnoj tablici, svaki bit porta I/O portova opće namjene (GPIO) može se pojedinačno konfigurirati softverom u nekoliko načina:

• Unos plutajući
• Povlačenje ulaza
• Unos-povlačenje
• Analog
• Izlaz s otvorenim odvodom s mogućnošću pull-up ili pull-down
• Izlaz push-pull s mogućnošću pull-up ili pull-down
• Alternativna funkcija push-pull s mogućnošću povlačenja ili spuštanja
• Alternativna funkcija otvorenog odvoda s mogućnošću pull-up ili pull-down

Svaki bit I/O porta može se slobodno programirati, međutim registrima I/O porta mora se pristupiti kao 32-bitnim riječima, poluriječima ili bajtovima. Svrha GPIOx_BSRR registra je dopustiti atomsko čitanje/modificiranje pristupa bilo kojem od GPIOx_ODR registara. Na ovaj način nema rizika od pojave IRQ-a između pristupa za čitanje i pristupa za izmjenu.
Slika 70 i Slika 71 prikazuju osnovne strukture standardnog i 5-V tolerantnog I/O priključka. Tablica 92 daje moguće bitne konfiguracije porta.

VDD_FT je potencijal specifičan za I/O tolerantne na pet volti i razlikuje se od VDD.

NAČIN (i) [1:0]	OTYPER(i)	OSPEED(i) [1:0]		PUPD(i) [1:0]		I/O konfiguracija
01	0	BRZINA [1:0]		0	0	GP izlaz	PP
	0			0	1	GP izlaz	PP + PU
	0			1	0	GP izlaz	PP + PD
	0			1	1	Rezervirano
	1			0	0	GP izlaz	OD
	1			0	1	GP izlaz	OD + PU
	1			1	0	GP izlaz	OD + PD
	1			1	1	Rezervirano (GP izlaz OD)
10	0	BRZINA [1:0]		0	0	AF	PP
	0			0	1	AF	PP + PU
	0			1	0	AF	PP + PD
	0			1	1	Rezervirano
	1			0	0	AF	OD
	1			0	1	AF	OD + PU
	1			1	0	AF	OD + PD
	1			1	1	Rezervirano
00	x	x	x	0	0	Ulazni	Plutajući
	x	x	x	0	1	Ulazni	PU
	x	x	x	1	0	Ulazni	PD
	x	x	x	1	1	Rezervirano (plutajući unos)
11	x	x	x	0	0	Ulaz/izlaz	Analog
	x	x	x	0	1	Rezervirano
	x	x	x	1	0
	x	x	x	1	1

GP = opće namjene, PP = push-pull, PU = pull-up, PD = pull-down, OD = otvoreni odvod, AF = alternativna funkcija

U/I opće namjene (GPIO)
Tijekom i neposredno nakon resetiranja, alternativne funkcije nisu aktivne i većina I/O portova je konfigurirana u analognom načinu.

Pinovi za otklanjanje pogrešaka su u AF pull-up/pull-down nakon resetiranja:

• PA15: JTDI u povlačenju
• PA14: JTCK/SWCLK u padajućem izborniku
• PA13: JTMS/SWDAT u povlačenju
• PB4: NJTRST u zgibu
• PB3: JTDO u plutajućem stanju

Kada je pin konfiguriran kao izlaz, vrijednost upisana u registar izlaznih podataka (GPIOx_ODR) izlazi na I/O pinu. Moguće je koristiti izlazni pokretač u načinu rada push-pull ili načinu otvorenog odvoda (pokreće se samo niska razina, visoka razina je HI-Z).
Registar ulaznih podataka (GPIOx_IDR) bilježi podatke prisutne na I/O pinu u svakom ciklusu takta AHB.
Svi GPIO pinovi imaju slabe unutarnje pull-up i pull-down otpornike, koji se mogu aktivirati ili ne, ovisno o vrijednosti u registru GPIOx_PUPDR.

I/O pin alternativna funkcija multipleksera i mapiranja
I/O pinovi uređaja povezani su s perifernim uređajima/modulima na ploči preko multipleksera koji omogućuje samo jednu alternativnu funkciju periferije (AF) spojenu na I/O pin u isto vrijeme. Na ovaj način ne može biti sukoba između perifernih uređaja dostupnih na istom I/O pinu. Svaki I/O pin ima multipleksor s do šesnaest alternativnih funkcijskih ulaza (AF0 do AF15) koji se mogu konfigurirati putem registara GPIOx_AFRL (za pin 0 do 7) i GPIOx_AFRH (za pin 8 do 15):

• Nakon resetiranja odabir multipleksera je alternativna funkcija 0 (AF0). U/I konfiguriraju se u alternativnom funkcionalnom načinu putem registra GPIOx_MODER.
• Specifične alternativne dodjele funkcija za svaki pin detaljno su navedene u podatkovnoj tablici uređaja.
• Cortex-M7 s FPU EVENTOUT mapiran je na AF15
  Osim ove fleksibilne I/O multipleksne arhitekture, svaki periferni uređaj ima alternativne funkcije mapirane na različite I/O pinove kako bi se optimizirao broj perifernih uređaja dostupnih u manjim paketima.
  Za korištenje I/O u danoj konfiguraciji, korisnik mora postupiti na sljedeći način:
• Funkcija otklanjanja pogrešaka: nakon svakog resetiranja uređaja ovi se pinovi dodjeljuju kao alternativni funkcijski pinovi koje odmah može koristiti glavni program za ispravljanje pogrešaka
• Funkcija sustava: MCOx pinovi moraju biti konfigurirani u alternativnom načinu rada.
• GPIO: konfigurirajte željeni I/O kao izlaz, ulaz ili analogni u registru GPIOx_MODER.
• Periferna alternativna funkcija:
  • Spojite I/O na željeni AFx u jednom od registara GPIOx_AFRL ili GPIOx_AFRH.
  • Odaberite vrstu, pull-up/pull-down i izlaznu brzinu putem registara GPIOx_OTYPER, GPIOx_PUPDR i GPIOx_OSPEEDER.
  • Konfigurirajte željeni I/O kao alternativnu funkciju u registru GPIOx_MODER.
• Dodatne funkcije:
  • Za ADC i DAC, konfigurirajte željeni I/O u analognom načinu rada u registru GPIOx_MODER i konfigurirajte potrebnu funkciju u registrima ADC i DAC.
    Kao što je gore navedeno, za dodatne funkcije (kao što su DAC ili OPAMP), izlazom upravlja odgovarajuća periferija. Morate paziti da odaberete analognu funkciju I/O porta prije nego što omogućite izlaz dodatne funkcije u registru periferne kontrole.
  • Za dodatne funkcije kao što su RTC_OUT, RTC_TS, RTC_TAMPx, WKUPx i oscilatore, konfigurirajte potrebnu funkciju u povezanim RTC, PWR i RCCregistrima. Ove funkcije imaju prioritet nad konfiguracijom u standardnim GPIO registrima. Za detalje o I/O kontroli od strane RTC-a, pogledajte odjeljak 46.3: RTC funkcionalni opis na stranici 1924.
• DOGAĐANJA
  • Konfigurirajte I/O pin koji se koristi za izlaz osnovnog EVENTOUT signala spajanjem na AF15.
    Pogledajte tablicu "Mapiranje alternativnih funkcija" u podatkovnoj tablici uređaja za detaljno mapiranje I/O pinova alternativnih funkcija

Registri kontrole I/O porta

Svaki od GPIO priključaka ima četiri 32-bitna memorijsko mapirana kontrolna registra (GPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR, GPIOx_PUPDR) za konfiguraciju do 16 I/O-a. Registar GPIOx_MODER koristi se za odabir I/O moda (ulaz, izlaz, AF, analogni). Registri GPIOx_OTYPER i GPIOx_OSPEEDR koriste se za odabir vrste izlaza (push-pull ili open-drain) i brzine. Registar GPIOx_PUPDR koristi se za odabir povlačenja
gore/povlačenje prema dolje bez obzira na I/O smjer.

Registri podataka I/O porta

• Svaki GPIO ima dva 16-bitna memorijsko mapirana podatkovna registra: ulazni i izlazni podatkovni registar (GPIOx_IDR i GPIOx_ODR). GPIOx_ODR pohranjuje podatke za izlaz, dostupni su za čitanje/pisanje. Podaci uneseni kroz I/O pohranjuju se u registar ulaznih podataka (GPIOx_IDR), registar samo za čitanje.
• Pogledajte odjeljak 11.4.5: registar ulaznih podataka GPIO priključka (GPIOx_IDR) (x = A do K) i
• Odjeljak 11.4.6: Registar izlaznih podataka GPIO priključka (GPIOx_ODR) (x = A do K) za opise registara.

Bitno rukovanje I/O podacima

• Registar za poništavanje postavljenih bitova (GPIOx_BSRR) je 32-bitni registar koji aplikaciji omogućuje postavljanje i poništavanje svakog pojedinačnog bita u registru izlaznih podataka (GPIOx_ODR). Registar resetiranja postavljenih bitova ima dvostruko veću veličinu od GPIOx_ODR.
• Svakom bitu u GPIOx_ODR odgovaraju dva kontrolna bita u GPIOx_BSRR: BS(i) i BR(i). Kada se zapiše na 1, bit BS(i) postavlja odgovarajući ODR(i) bit. Kada se zapiše na 1, bit BR(i) resetira odgovarajući bit ODR(i).
• Zapisivanje bilo kojeg bita na 0 u GPIOx_BSRR nema nikakav učinak na odgovarajući bit u GPIOx_ODR. Ako postoji pokušaj postavljanja i resetiranja bita u GPIOx_BSRR, postavljena akcija ima prioritet.
• Korištenje registra GPIOx_BSRR za promjenu vrijednosti pojedinačnih bitova u GPIOx_ODR je "jednokratni" učinak koji ne zaključava GPIOx_ODR bitove. Bitovima GPIOx_ODR uvijek se može pristupiti izravno. Registar GPIOx_BSRR pruža način izvođenja atomskog rukovanja bitovima.
• Nema potrebe da softver onemogućuje prekide prilikom programiranja GPIOx_ODR na razini bitova: moguće je modificirati jedan ili više bitova u jednom atomskom AHB pristupu za pisanje.

GPIO mehanizam za zaključavanje

• Moguće je zamrznuti GPIO kontrolne registre primjenom određene sekvence pisanja u GPIOx_LCKR registar. Zamrznuti registri su GPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR, GPIOx_PUPDR, GPIOx_AFRL i GPIOx_AFRH.
• Za upisivanje u registar GPIOx_LCKR potrebno je primijeniti određeni niz pisanja/čitanja. Kada se desna sekvenca LOCK primijeni na bit 16 u ovom registru, vrijednost LCKR[15:0] koristi se za zaključavanje konfiguracije I/O-a (tijekom sekvence pisanja vrijednost LCKR[15:0] mora biti isti). Kada je LOCK sekvenca primijenjena na bit porta, vrijednost bita porta više se ne može mijenjati do sljedećeg resetiranja MCU-a ili resetiranja periferije. Svaki
• Bit GPIOx_LCKR zamrzava odgovarajući bit u kontrolnim registrima (GPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR, GPIOx_PUPDR, GPIOx_AFRL i GPIOx_AFRH.
• Redoslijed LOCK (pogledajte odjeljak 11.4.8: Registar zaključavanja konfiguracije GPIO porta
  (GPIOx_LCKR) (x = A do K)) može se izvršiti samo upotrebom riječi (32-bitne duljine) pristup registru GPIOx_LCKR zbog činjenice da GPIOx_LCKR bit 16 mora biti postavljen u isto vrijeme kao i [15: 0] bitova.
• Za više detalja pogledajte opis registra LCKR u Odjeljku 11.4.8: Registar zaključavanja konfiguracije GPIO priključka (GPIOx_LCKR) (x = A do K).

I/O alternativna funkcija ulaz/izlaz

• Predviđena su dva registra za odabir jednog od alternativnih ulaza/izlaza funkcija dostupnih za svaki I/O. Pomoću ovih registara korisnik može spojiti alternativnu funkciju na neki drugi pin prema zahtjevu aplikacije.
• To znači da se brojne moguće periferne funkcije multipleksiraju na svakom GPIO-u pomoću GPIOx_AFRL i GPIOx_AFRH registara alternativnih funkcija. Aplikacija tako može odabrati bilo koju od mogućih funkcija za svaki I/O. Budući da je signal AF odabira zajednički ulazu alternativne funkcije i izlazu alternativne funkcije, odabire se jedan kanal za ulaz/izlaz alternativne funkcije danog I/O.
• Da biste saznali koje su funkcije multipleksirane na svakom GPIO pinu, pogledajte podatkovnu tablicu uređaja.

Vanjske linije prekida/buđenja

• Svi priključci imaju mogućnost vanjskog prekida. Za korištenje vanjskih linija prekida, priključak mora biti konfiguriran u načinu unosa.
• Pogledajte Odjeljak 20: Prošireni kontroler prekida i događaja (EXTI) i Odjeljak 20.3: funkcionalni opis EXTI.

Ulazna konfiguracija

Kada je I/O port programiran kao ulaz:

• Izlazni međuspremnik je onemogućen
• Aktiviran je Schmittov okidački ulaz
• Pull-up i pull-down otpornici se aktiviraju ovisno o vrijednosti u registru GPIOx_PUPDR
• Podaci prisutni na I/O pinu su sampvodi u registar ulaznih podataka svaki ciklus takta AHB
• Pristup čitanja registru ulaznih podataka osigurava I/O stanje
  Slika 72 prikazuje ulaznu konfiguraciju bita I/O porta.

Konfiguracija izlaza

Kada je I/O port programiran kao izlaz:

• Izlazni međuspremnik je omogućen:
  • Otvoreni način odvoda: "0" u izlaznom registru aktivira N-MOS, dok "1" u izlaznom registru napušta port u Hi-Z (P-MOS se nikada ne aktivira)
  • Push-pull mod: "0" u izlaznom registru aktivira N-MOS dok "1" u izlaznom registru aktivira P-MOS
• Aktiviran je Schmittov okidački ulaz
• Pull-up i pull-down otpornici se aktiviraju ovisno o vrijednosti u registru GPIOx_PUPDR
• Podaci prisutni na I/O pinu su sampvodi u registar ulaznih podataka svaki ciklus takta AHB
• Pristup čitanja registru ulaznih podataka dobiva I/O stanje
• Pristup za čitanje izlaznog registra podataka dobiva posljednju zapisanu vrijednost
  Slika 73 prikazuje izlaznu konfiguraciju bita I/O porta.

I/O kompenzacijska ćelija

Ova se ćelija koristi za kontrolu I/O komutacijske brzine (tfall / trise) kako bi se smanjio I/O šum pri napajanju.

Ćelija je podijeljena u dva bloka:

• Prvi blok daje optimalan kod za trenutni PVT. Kod pohranjen u ovom bloku može se pročitati kada je postavljena zastavica READY SYSCFG_CCSR.
• Drugi blok kontrolira I/O stopu promjene. Korisnik odabire kod koji će se primijeniti i programira ga softverom.

I/O kompenzacijska ćelija ima 2 voltage rasponi: 1.62 do 2.0 V i 2.7 do 3.6 V.

Konfiguracija alternativne funkcije

Kada je I/O port programiran kao alternativna funkcija:

• Izlazni međuspremnik može se konfigurirati u otvorenom odvodu ili push-pull modu
• Izlazni međuspremnik pokreću signali koji dolaze s periferije (omogućavanje odašiljača i podaci)
• Aktiviran je Schmittov okidački ulaz
• Slabi pull-up i pull-down otpornici se aktiviraju ili ne, ovisno o vrijednosti u registru GPIOx_PUPDR
• Podaci prisutni na I/O pinu su sampvodi u registar ulaznih podataka svaki ciklus takta AHB
• Pristup čitanja registru ulaznih podataka dobiva I/O stanje
  Slika 74 prikazuje konfiguraciju alternativne funkcije bita I/O priključka.

Analogna konfiguracija

Kada je I/O port programiran kao analogna konfiguracija:

• Izlazni međuspremnik je onemogućen
• Schmittov okidački ulaz je deaktiviran, osiguravajući nultu potrošnju za svaku analognu vrijednost I/O pina. Izlaz Schmittovog okidača je prisiljen na konstantnu vrijednost (0).
• Slabi pull-up i pull-down otpornici su onemogućeni hardverom
• Pristup čitanju registra ulaznih podataka dobiva vrijednost “0”
  Slika 75 prikazuje konfiguraciju analognog ulaza visoke impedancije I/O ulaznih bitova.

Neki pinovi/kuglice izravno su spojeni na PA0_C, PA1_C, PC2_C i PC3_C ADC analogne ulaze (vidi sliku 76): postoji izravan put između Pxy_C i Pxy pinova/kuglica, preko analognog prekidača (pogledajte odjeljak 12.3.1: SYSCFG registar konfiguracije perifernog načina rada (SYSCFG_PMCR) za detalje o tome kako konfigurirati analogne sklopke).

VDD_FT je potencijal specifičan za 5V tolerantne I/O. Razlikuje se od VDD.

Korištenje pinova oscilatora HSE ili LSE kao GPIO-ova

• Kada je HSE ili LSE oscilator isključen (zadano stanje nakon resetiranja), povezani pinovi oscilatora mogu se koristiti kao normalni GPIO-ovi.
• Kada se HSE ili LSE oscilator uključi (postavljanjem bita HSEON ili LSEON u registru RCC_CSR), oscilator preuzima kontrolu nad svojim pridruženim pinovima i GPIO konfiguracija ovih pinova nema učinka.
• Kada je oscilator konfiguriran u korisničkom vanjskom načinu rada sata, samo je OSC_IN ili OSC32_IN pin rezerviran za ulaz sata, a OSC_OUT ili OSC32_OUT pin se i dalje može koristiti kao normalni GPIO.

Korištenje GPIO pinova u domeni rezervnog napajanja

Funkcionalnost PC13/PC14/PC15/PI8 GPIO gubi se kada se domena jezgre napajanja isključi (kada uređaj uđe u stanje mirovanja). U ovom slučaju, ako RTC konfiguracija ne zaobilazi njihovu GPIO konfiguraciju, ti se pinovi postavljaju u analogni način unosa.

GPIO registri
Ovaj odjeljak daje detaljan opis GPIO registara.
Za sažetak bitova registra, pomaka adrese registra i vrijednosti resetiranja, pogledajte tablicu 93. Periferni registri mogu se pisati u načinu riječi, pola riječi ili bajta.

Registar načina GPIO priključka (GPIOx_MODER)

(x =A do K)
Pomak adrese: 0x00
Vrijednost resetiranja: 0xABFF FFFF za port A Vrijednost resetiranja: 0xFFFF FEBF za port B Vrijednost resetiranja: 0xFFFF FFFF za druge portoveBitovi 31:0 MODER[15:0][1:0]: priključak x konfiguracija I/O pin y (y = 15 do 0)
Ovi bitovi su zapisani softverom za konfiguriranje I/O moda.

• 00: Način unosa
• 01: Način izlaza opće namjene
• 10: Alternativni način rada
• 11: Analogni način (stanje resetiranja)

Registar vrste izlaza GPIO priključka (GPIOx_OTYPER)

(x = A do K)
Pomak adrese: 0x04
Ponovno postavljena vrijednost: 0x0000 0000

Bitovi 31:16 Rezervirani, moraju se držati na resetiranoj vrijednosti.
Bitovi 15:0 OT[15:0]: priključak x konfiguracija I/O pin y (y = 15 do 0)
Ove bitove zapisuje softver za konfiguriranje I/O tipa izlaza.

0: Izlaz push-pull (stanje resetiranja)
1: Izlaz s otvorenim odvodom

Registar izlazne brzine GPIO priključka (GPIOx_OSPEEDR)
(x = A do K)

• Pomak adrese: 0x08
• Vrijednost resetiranja: 0x0C00 0000 (za port A)
• Vrijednost resetiranja: 0x0000 00C0 (za port B)
• Vrijednost resetiranja: 0x0000 0000 (za ostale priključke)

Bitovi 31:0 OSPEEDR[15:0][1:0]: priključak x konfiguracija I/O pin y (y = 15 do 0)
Ove bitove zapisuje softver za konfiguriranje I/O izlazne brzine.

• 00: Mala brzina
• 01: Srednja brzina
• 10: Velika brzina
• 11: Vrlo velika brzina

Bilješka: Pogledajte podatkovne tablice proizvoda za vrijednosti OSPEEDRy bitova u odnosu na VDD raspon i vanjsko opterećenje.

GPIO port pull-up/pull-down registar (GPIOx_PUPDR)
(x = A do K)

• Pomak adrese: 0x0C
• Vrijednost resetiranja: 0x6400 0000 (za port A)
• Vrijednost resetiranja: 0x0000 0100 (za port B)
• Vrijednost resetiranja: 0x0000 0000 (za ostale priključke)

Bitovi 31:0 PUPDR[15:0][1:0]: priključak x konfiguracija I/O pin y (y = 15 do 0)
Ovi bitovi su zapisani softverom za konfiguriranje I/O pull-up ili pull-down

• 00: Nema povlačenja, povlačenja prema dolje
• 01: Povlačenje
• 10: Povlačenje prema dolje
• 11: Rezervirano

Registar ulaznih podataka GPIO priključka (GPIOx_IDR)

(x = A do K)
Pomak adrese: 0x10
Ponovno postavljena vrijednost: 0x0000 XXXX

Bitovi 31:16 Rezervirani, moraju se držati na resetiranoj vrijednosti.
Bitovi 15:0 IDR[15:0]: port x ulazni podaci I/O pin y (y = 15 do 0)
Ovi bitovi su samo za čitanje. Oni sadrže ulaznu vrijednost odgovarajućeg I/O porta.

Registar izlaznih podataka GPIO priključka (GPIOx_ODR) 

(x = A do K)
Pomak adrese: 0x14 Ponovno postavljena vrijednost: 0x0000 0000.

Bitovi 31:16 Rezervirani, moraju se držati na resetiranoj vrijednosti.

Bitovi 15:0 ODR[15:0]: I/O pin izlaznih podataka porta y (y = 15 do 0)
Ovi bitovi se mogu čitati i pisati softverom.
Bilješka: Za postavljanje/poništavanje atomskih bitova, ODR bitovi mogu se pojedinačno postaviti i/ili poništiti upisivanjem u registar GPIOx_BSRR (x = A..F).

GPIO priključak bita set/reset registar (GPIOx_BSRR)

(x = A do K)
Pomak adrese: 0x18
Ponovno postavljena vrijednost: 0x0000 0000

• Bitovi 31:16 BR[15:0]: Port x reset I/O pin y (y = 15 do 0)
  • Ovi bitovi su samo za pisanje. Čitanje ovih bitova vraća vrijednost 0x0000.
  • 0: Nema akcije na odgovarajućem ODRx bitu
  • 1: resetira odgovarajući ODRx bit
    Bilješka: Ako su postavljeni i BSx i BRx, BSx ima prioritet.
• Bitovi 15:0 BS[15:0]: Port x postavlja I/O pin y (y = 15 do 0)
  • Ovi bitovi su samo za pisanje. Čitanje ovih bitova vraća vrijednost 0x0000.
  • 0: Nema akcije na odgovarajućem ODRx bitu
  • 1: Postavlja odgovarajući ODRx bit

Registar zaključavanja konfiguracije GPIO priključka (GPIOx_LCKR)

(x = A do K)

• Ovaj se registar koristi za zaključavanje konfiguracije bitova porta kada se ispravan niz pisanja primijeni na bit 16 (LCKK). Vrijednost bitova [15:0] koristi se za zaključavanje konfiguracije GPIO-a. Tijekom niza pisanja, vrijednost LCKR[15:0] ne smije se mijenjati. Kada je LOCK sekvenca primijenjena na bit priključka, vrijednost ovog bita priključka više se ne može mijenjati do sljedećeg resetiranja MCU-a ili resetiranja periferije.
  Bilješka: Specifična sekvenca pisanja koristi se za pisanje u GPIOx_LCKR registar. Tijekom ove sekvence zaključavanja dopušten je samo pristup riječi (32-bitne duljine).
• Svaki bit zaključavanja zamrzava određeni konfiguracijski registar (kontrolni i alternativni funkcijski registri).
• Pomak adrese: 0x1C
• Ponovno postavljena vrijednost: 0x0000 0000

Bitovi 31:17 Rezervirani, moraju se držati na resetiranoj vrijednosti.
Bit 16 LCKK: Ključ za zaključavanje
Ovaj bit se može pročitati bilo kada. Može se mijenjati samo slijedom pisanja tipke za zaključavanje.

0: Tipka za zaključavanje konfiguracije priključka nije aktivna
1: Tipka za zaključavanje konfiguracije priključka aktivna. Registar GPIOx_LCKR je zaključan do sljedećeg resetiranja MCU-a ili resetiranja periferije.

Slijed pisanja tipke LOCK:

WR LCKR[16] = '1' + LCKR[15:0] WR LCKR[16] = '0' + LCKR[15:0] WR LCKR[16] = '1' + LCKR[15:0] RD LCKR
RD LCKR[16] = '1' (ova operacija čitanja nije obavezna, ali potvrđuje da je zaključavanje aktivno)
Bilješka: Tijekom niza pisanja tipke LOCK, vrijednost LCK[15:0] se ne smije mijenjati.
Svaka pogreška u nizu zaključavanja prekida zaključavanje.
Nakon prve sekvence zaključavanja na bilo kojem bitu priključka, bilo koji pristup čitanju bita LCKK vraća '1' do sljedećeg resetiranja MCU-a ili resetiranja periferije.

Bitovi 15:0 LCK[15:0]: priključak x zaključani I/O pin y (y = 15 do 0)
Ovi bitovi se mogu čitati/pisati, ali se mogu pisati samo kada je LCKK bit '0.

• 0: Konfiguracija priključka nije zaključana
• 1: Konfiguracija priključka zaključana

GPIO alternativna funkcija niskog registra (GPIOx_AFRL)
(x = A do K)
Pomak adrese: 0x20
Ponovno postavljena vrijednost: 0x0000 0000

Bitovi 31:0 AFR[7:0][3:0]: Izbor alternativne funkcije za port x I/O pin y (y = 7 do 0)
Te bitove zapisuje softver za konfiguriranje alternativnih funkcija I/O.

• 0000: AF0
• 0001: AF1
• 0010: AF2
• 0011: AF3
• 0100: AF4
• 0101: AF5
• 0110: AF6
• 0111: AF7
• 1000: AF8
• 1001: AF9
• 1010: AF10
• 1011: AF11
• 1100: AF12
• 1101: AF13
• 1110: AF14
• 1111: AF15

GPIO alternativna funkcija visokog registra (GPIOx_AFRH)

(x = A do J)
Pomak adrese: 0x24
Ponovno postavljena vrijednost: 0x0000 0000

Bitovi 31:0 AFR[15:8][3:0]: Izbor alternativne funkcije za port x I/O pin y (y = 15 do 8)
Te bitove zapisuje softver za konfiguriranje alternativnih funkcija I/O.

• 0000: AF0
• 0001: AF1
• 0010: AF2
• 0011: AF3
• 0100: AF4
• 0101: AF5
• 0110: AF6
• 0111: AF7
• 1000: AF8
• 1001: AF9
• 1010: AF10
• 1011: AF11
• 1100: AF12
• 1101: AF13
• 1110: AF14
• 1111: AF15

Mapa registra GPIO

Sljedeća tablica daje mapu GPIO registara i vrijednosti resetiranja.

0x0C		0x08		0x08		0x08		0x04		0x00		0x00		0x00		Pomak
Poništi vrijednost	GPIOA_PUPDR	Poništi vrijednost	GPIOx_OSPEEDR (gdje je x = C..K)	Poništi vrijednost	GPIOB_OSPEEDR	Poništi vrijednost	GPIOA_OSPEEDR	Poništi vrijednost	GPIOx_OTYPER (gdje je x = A do K)	Poništi vrijednost	GPIOx_MODER (gdje je x = C..K)	Poništi vrijednost	GPIOB_MODER	Poništi vrijednost	GPIOA_MODER	Registrirajte ime
0	PUPDR15[1:0]	0	OSPEEDR15[1:0]	0	OSPEEDR15[1:0]	0	OSPEEDR15[1:0]		Res.	1	MODER15[1:0]	1	MODER15[1:0]	1	MODER15[1:0]	31
1		0		0		0			Res.	1		1		0		30
1	PUPDR14[1:0]	0	OSPEEDR14[1:0]	0	OSPEEDR14[1:0]	0	OSPEEDR14[1:0]		Res.	1	MODER14[1:0]	1	MODER14[1:0]	1	MODER14[1:0]	29
0		0		0		0			Res.	1		1		0		28
0	PUPDR13[1:0]	0	OSPEEDR13[1:0]	0	OSPEEDR13[1:0]	1	OSPEEDR13[1:0]		Res.	1	MODER13[1:0]	1	MODER13[1:0]	1	MODER13[1:0]	27
1		0		0		1			Res.	1		1		0		26
0	PUPDR12[1:0]	0	OSPEEDR12[1:0]	0	OSPEEDR12[1:0]	0	OSPEEDR12[1:0]		Res.	1	MODER12[1:0]	1	MODER12[1:0]	1	MODER12[1:0]	25
0		0		0		0			Res.	1		1		1		24
0	PUPDR11[1:0]	0	OSPEEDR11[1:0]	0	OSPEEDR11[1:0]	0	OSPEEDR11[1:0]		Res.	1	MODER11[1:0]	1	MODER11[1:0]	1	MODER11[1:0]	23
0		0		0		0			Res.	1		1		1		22
0	PUPDR10[1:0]	0	OSPEEDR10[1:0]	0	OSPEEDR10[1:0]	0	OSPEEDR10[1:0]		Res.	1	MODER10[1:0]	1	MODER10[1:0]	1	MODER10[1:0]	21
0		0		0		0			Res.	1		1		1		20
0	PUPDR9[1:0]	0	OSPEEDR9[1:0]	0	OSPEEDR9[1:0]	0	OSPEEDR9[1:0]		Res.	1	MODER9[1:0]	1	MODER9[1:0]	1	MODER9[1:0]	19
0		0		0		0			Res.	1		1		1		18
0	PUPDR8[1:0]	0	OSPEEDR8[1:0]	0	OSPEEDR8[1:0]	0	OSPEEDR8[1:0]		Res.	1	MODER8[1:0]	1	MODER8[1:0]	1	MODER8[1:0]	17
0		0		0		0			Res.	1		1		1		16
0	PUPDR7[1:0]	0	OSPEEDR7[1:0]	0	OSPEEDR7[1:0]	0	OSPEEDR7[1:0]	0	OT15	1	MODER7[1:0]	1	MODER7[1:0]	1	MODER7[1:0]	15
0		0		0		0		0	OT14	1		1		1		14
0	PUPDR6[1:0]	0	OSPEEDR6[1:0]	0	OSPEEDR6[1:0]	0	OSPEEDR6[1:0]	0	OT13	1	MODER6[1:0]	1	MODER6[1:0]	1	MODER6[1:0]	13
0		0		0		0		0	OT12	1		1		1		12
0	PUPDR5[1:0]	0	OSPEEDR5[1:0]	0	OSPEEDR5[1:0]	0	OSPEEDR5[1:0]	0	OT11	1	MODER5[1:0]	1	MODER5[1:0]	1	MODER5[1:0]	11
0		0		0		0		0	OT10	1		1		1		10
0	PUPDR4[1:0]	0	OSPEEDR4[1:0]	0	OSPEEDR4[1:0]	0	OSPEEDR4[1:0]	0	OT9	1	MODER4[1:0]	1	MODER4[1:0]	1	MODER4[1:0]	9
0		0		0		0		0	OT8	1		0		1		8
0	PUPDR3[1:0]	0	OSPEEDR3[1:0]	1	OSPEEDR3[1:0]	0	OSPEEDR3[1:0]	0	OT7	1	MODER3[1:0]	1	MODER3[1:0]	1	MODER3[1:0]	7
0		0		1		0		0	OT6	1		0		1		6
0	PUPDR2[1:0]	0	OSPEEDR2[1:0]	0	OSPEEDR2[1:0]	0	OSPEEDR2[1:0]	0	OT5	1	MODER2[1:0]	1	MODER2[1:0]	1	MODER2[1:0]	5
0		0		0		0		0	OT4	1		1		1		4
0	PUPDR1[1:0]	0	OSPEEDR1[1:0]	0	OSPEEDR1[1:0]	0	OSPEEDR1[1:0]	0	OT3	1	MODER[1:0]	1	MODER1[1:0]	1	MODER1[1:0]	3
0		0		0		0		0	OT2	1		1		1		2
0	PUPDR0[1:0]	0	OSPEEDR0[1:0]	0	OSPEEDR0[1:0]	0	OSPEEDR0[1:0]	0	OT1	1	MODER0[1:0]	1	MODER0[1:0]	1	MODER0[1:0]	1
0		0		0		0		0	OT0	1		1		1		0

0x24		0x20		0x1C		0x18		0x14		0x10		0x0C		0x0C		Pomak
Poništi vrijednost	GPIOx_AFRH (gdje je x = A do K)	Poništi vrijednost	GPIOx_AFRL (gdje je x = A do K)	Poništi vrijednost	GPIOx_LCKR (gdje je x = A do K)	Poništi vrijednost	GPIOx_BSRR (gdje je x = A..I/J/K)	Poništi vrijednost	GPIOx_ODR (gdje je x = A do K)	Poništi vrijednost	GPIOx_IDR (gdje je x = A..I/J/K)	Poništi vrijednost	GPIOx_PUPDR (gdje je x = C..K)	Poništi vrijednost	GPIOB_PUPDR	Registrirajte ime
0	AFR15[3:0]	0	AFR7[3:0]		Res.	0	BR15		Res.		Res.	0	PUPDR15[1:0]	0	PUPDR15[1:0]	31
0		0			Res.	0	BR14		Res.		Res.	0		0		30
0		0			Res.	0	BR13		Res.		Res.	0	PUPDR14[1:0]	0	PUPDR14[1:0]	29
0		0			Res.	0	BR12		Res.		Res.	0		0		28
0	AFR14[3:0]	0	AFR6[3:0]		Res.	0	BR11		Res.		Res.	0	PUPDR13[1:0]	0	PUPDR13[1:0]	27
0		0			Res.	0	BR10		Res.		Res.	0		0		26
0		0			Res.	0	BR9		Res.		Res.	0	PUPDR12[1:0]	0	PUPDR12[1:0]	25
0		0			Res.	0	BR8		Res.		Res.	0		0		24
0	AFR13[3:0]	0	AFR5[3:0]		Res.	0	BR7		Res.		Res.	0	PUPDR11[1:0]	0	PUPDR11[1:0]	23
0		0			Res.	0	BR6		Res.		Res.	0		0		22
0		0			Res.	0	BR5		Res.		Res.	0	PUPDR10[1:0]	0	PUPDR10[1:0]	21
0		0			Res.	0	BR4		Res.		Res.	0		0		20
0	AFR12[3:0]	0	AFR4[3:0]		Res.	0	BR3		Res.		Res.	0	PUPDR9[1:0]	0	PUPDR9[1:0]	19
0		0			Res.	0	BR2		Res.		Res.	0		0		18
0		0			Res.	0	BR1		Res.		Res.	0	PUPDR8[1:0]	0	PUPDR8[1:0]	17
0		0		0	LCKK	0	BR0		Res.		Res.	0		0		16
0	AFR11[3:0]	0	AFR3[3:0]	0	LCK15	0	BS15	0	ODR15	x	15 IDR	0	PUPDR7[1:0]	0	PUPDR7[1:0]	15
0		0		0	LCK14	0	BS14	0	ODR14	x	14 IDR	0		0		14
0		0		0	LCK13	0	BS13	0	ODR13	x	13 IDR	0	PUPDR6[1:0]	0	PUPDR6[1:0]	13
0		0		0	LCK12	0	BS12	0	ODR12	x	12 IDR	0		0		12
0	AFR10[3:0]	0	AFR2[3:0]	0	LCK11	0	BS11	0	ODR11	x	11 IDR	0	PUPDR5[1:0]	0	PUPDR5[1:0]	11
0		0		0	LCK10	0	BS10	0	ODR10	x	10 IDR	0		0		10
0		0		0	LCK9	0	BS9	0	ODR9	x	9 IDR	0	PUPDR4[1:0]	0	PUPDR4[1:0]	9
0		0		0	LCK8	0	BS8	0	ODR8	x	8 IDR	0		1		8
0	AFR9[3:0]	0	AFR1[3:0]	0	LCK7	0	BS7	0	ODR7	x	7 IDR	0	PUPDR3[1:0]	0	PUPDR3[1:0]	7
0		0		0	LCK6	0	BS6	0	ODR6	x	6 IDR	0		0		6
0		0		0	LCK5	0	BS5	0	ODR5	x	5 IDR	0	PUPDR2[1:0]	0	PUPDR2[1:0]	5
0		0		0	LCK4	0	BS4	0	ODR4	x	4 IDR	0		0		4
0	AFR8[3:0]	0	AFR0[3:0]	0	LCK3	0	BS3	0	ODR3	x	3 IDR	0	PUPDR1[1:0]	0	PUPDR1[1:0]	3
0		0		0	LCK2	0	BS2	0	ODR2	x	2 IDR	0		0		2
0		0		0	LCK1	0	BS1	0	ODR1	x	1 IDR	0	PUPDR0[1:0]	0	PUPDR0[1:0]	1
0		0		0	LCK0	0	BS0	0	ODR0	x	0 IDR	0		0		0

Dokumenti / Resursi

ST RM0433 Resetiranje i kontrola sata [pdf] Korisnički priručnik RM0433 Resetiranje i kontrola sata, RM0433, Resetiranje i kontrola sata, i kontrola sata, kontrola sata, kontrola

Reference

• korisnički priručnik